Bespaar tijd en geld met een goed hardware design

Een goed doordacht hardware design kost in eerste instantie tijd en effort, maar die worden ruimschoots terugverdiend wanneer de productie soepel en zonder fouten verloopt (first time right). Tijdens het Hardware Design seminar draait alles om de vraag hoe dit in de praktijk werkt. Onze sprekers, gerenommeerde hardware design specialisten, delen hun kennis en best practices met exposanten en bezoekers tijdens de World of Electronics.

Iedere software engineer weet hoe complex het FPGA-ontwerpproces kan zijn. Deze complexiteit wordt vergroot doordat teams in de praktijk vaak verschillende talen en tools gebruiken, zoals Matlab, C++ en VHDL. Hierdoor neemt de kans op misverstanden en vertragingen toe. Een mogelijke oplossing voor dit probleem is Clash, een digitale omgeving voor FPGA-ontwerp waarin met één taal wordt gewerkt tijdens alle stadia van het ontwerpproces. Martijn Bastiaan van QBayLogic vertelt tijdens zijn presentatie over zijn ervaringen met Clash en de voor-en nadelen van de omgeving voor hardware designers.

Time-to-market verkorten
Steven Van Hout van VDL TBP Electronics bespreekt een ander belangrijk aspect van hardware design, namelijk: de time-to-market. Die is idealiter zo kort mogelijk, maar in de praktijk worden deadlines -ondanks alle goede bedoelingen- vaak niet gehaald. Van Hout gaat tijdens zijn lezing dieper in op het keuzeproces rond hardware design en hoe deze keuzes bijdragen aan een kwalitatief hoogwaardig product. Van Hout toont middels praktijkvoorbeelden aan hoe keuzes de betrouwbaarheid van het eindproduct beïnvloeden en de onderhoudskosten minimaliseren.

Kosten besparen door slim te plannen
Ook Rik Doorneweert van JTAG Technologies heeft time-to-market als hoofdthema van zijn presentatie, maar hij benadert het vanuit een planmatige invalshoek. Door al in de schemafase validatiemogelijkheden voor hardware design op te nemen, kan de engineer al vroeg de testmogelijkheden in beeld krijgen van de verbindingen en interfaces van het prototype, de aanloopserie en de productieaantallen. Door slim gebruik te maken van de JTAG-interface en boundary-scanmogelijkheden is er geen firmware meer nodig. Maar dat is niet het enige voordeel. Het voorkomt designiteraties én het is mogelijk om testen te hergebruiken voor de verschillende stadia van het product. Uiteindelijk is het eindproduct sneller op de markt en heeft het een hogere kwaliteit.

Nieuwe testoplossingen
Dienen wij vandaag de dag, bij een hoog geautomatiseerd assemblage- en fabricageproces met moderne inspectiesystemen, het product überhaupt nog wel elektrisch te testen? Op deze vraag geeft Peter van Oostrom van Romex antwoord. Tijdens de productie van elektronica is het van belang om tussen iedere productie- en assemblagestap in het proces te inspecteren. Dit is de enige manier om te voorkomen dat productiefouten zich opstapelen en dat reparatie van deze productiefouten aan het einde van de productielijn een kostbare, tijdrovende en complexe zaak wordt. Tijdens de laatste assemblagestap, het reflow solderen van de componenten op de printplaat, kan er nog steeds van alles verkeerd gaan. Van Oostrom stelt deze en andere zaken tijdens zijn presentatie aan de kaak en bespreekt kostenefficiënte testoplossingen.

Het Hardware Design seminar is voor u als exposant een perfecte gelegenheid om kennis te maken met vakgenoten en bezoekers die uw interesse voor hardware design delen. Meer informatie over het hardware design seminar vindt u hier: https://fhi.nl/wots/seminars/hardware-design/.